Docket: 0756-2249

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re New PATENT Application of 1) Attn: Applications Shunpei YAMAZAKI et a Branch Japanese Priority Application No. 2000-012148 Japanese Priority Date: January 20, 2000 Date: January 18, 2001 For: METHOD OF MANUFACTURING A SEMICONDUCTOR DEVICE

CLAIM FOR PRIORITY UNDER 35 U.S.C. § 119 AND SUBMISSION OF CERTIFIED PRIORITY DOCUMENT

Honorable Assistant Commissioner for Patents Washington, D.C. 20231

Sir:

Applicant hereby claims foreign priority benefits under 35 U.S.C. §119 based upon the following foreign patent application:

Japanese Application No. 2000-012148 Filed January 20, 2000.

A certified copy of the priority Japanese application is submitted herewith.

Respectfully submitted,

Legistration No. 35,483

NIXON PEABODY LLP 8180 Greensboro Drive, Suite 800

McLean, Virginia 22102

(703) 790-9110

JLC/sas

BEST AVAILABLE COPY

日本国特許庁 PATENT OFFICE JAPANESE GOVERNMENT



別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日
Date of Application:

2000年 1月20日

出 願 番 号 Application Number:

特願2000-012148

出 類 人 Applicant (s):


株式会社半導体エネルギー研究所

BEST AVAILABLE COPY

2000年11月17日

特許庁長官 Commissioner, Patent Office





【書類名】

. **X**

-11

特許願

【整理番号】

P004567-01

【提出日】

平成12年 1月20日

【あて先】

特許庁長官 近藤 隆彦 殿

【国際特許分類】

H01L 21/00

【発明者】

【住所又は居所】

神奈川県厚木市長谷398番地 株式会社半導体エネル

ギー研究所内

【氏名】

山崎 舜平

【発明者】

【住所又は居所】

神奈川県厚木市長谷398番地 株式会社半導体エネル

ギー研究所内

【氏名】

大谷 久

【発明者】

【住所又は居所】

神奈川県厚木市長谷398番地 株式会社半導体エネル

ギー研究所内

【氏名】

大沼 英人

【特許出願人】

【識別番号】

000153878

【氏名又は名称】

株式会社半導体エネルギー研究所

【代表者】

山崎 舜平

【手数料の表示】

【予納台帳番号】

002543

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【プルーフの要否】

要

【書類名】明細書

, ¥

【発明の名称】 半導体装置の作製方法

【特許請求の範囲】

【請求項1】

半導体膜にn型の導電型を付与する不純物元素またはp型の導電型を付与する不純物元素を $1 \times 10^{15} \sim 5 \times 10^{17}$ a t o m s / c m 3 の濃度でイオンドーピングする半導体装置の作製方法であって、

前記半導体膜において、前記不純物元素と同時にイオンドーピングされる炭素の濃度を 3×10^{17} a t o m s / c m 3 以下とすることを特徴とする半導体装置の作製方法。

【請求項2】

半導体膜に n型の導電型を付与する不純物元素または p型の導電型を付与する不純物元素を $1 \times 10^{15} \sim 5 \times 10^{17}$ a t o m s / c m 3 の濃度でイオンドーピングする半導体装置の作製方法であって、

前記半導体膜において、前記不純物元素と同時にイオンドーピングされる窒素の濃度を 1×10^{17} a t o m s / c m 3 以下とすることを特徴とする半導体装置の作製方法。

【請求項3】

半導体膜にn型の導電型を付与する不純物元素またはp型の導電型を付与する不純物元素を $1 \times 10^{15} \sim 5 \times 10^{17}$ atoms/cm³の濃度でイオンドーピングする半導体装置の作製方法であって、

前記半導体膜において、前記不純物元素と同時にイオンドーピングされる酸素の濃度を 3×10^{17} a t o m s / c m 3 以下とすることを特徴とする半導体装置の作製方法。

【請求項4】

請求項1乃至4のいずれか一において、前記イオンドーピングは、質量分離しないことを特徴とする半導体装置の作製方法。

【請求項5】

請求項1乃至4のいずれか一において、前記イオンドーピングは、前記半導体

膜上に絶縁膜を形成した後、前記絶縁膜を介してドーピングを行うことを特徴と する半導体装置の作製方法。

【請求項6】

請求項1乃至5のいずれか一において、前記半導体膜をTFTのチャネル形成領域とすることを特徴とする半導体装置の作製方法。

【請求項7】

請求項1乃至6のいずれか一において、前記イオンドーピングは、ジボラン、BF₂、またはボロンを含むガスを用いて、前記半導体膜にp型の導電性を付与する不純物元素をドーピングすることを特徴とする半導体装置の作製方法。

【請求項8】

請求項1乃至6のいずれか一において、前記イオンドーピングは、P、またはAsを含むガス、またはフォスフィンを用いて、前記半導体膜にn型の導電性を付与する不純物元素をドーピングすることを特徴とする半導体装置の作製方法。

【請求項9】

請求項1乃至6のいずれか一において、前記不純物元素はボロン元素であって、水素で0.5%~5%に希釈されたジボランを含む原料ガスにより前記半導体膜にボロン元素をドーピングすることを特徴とする半導体装置の作製方法。

【請求項10】

請求項1乃至6のいずれか一において、前記不純物元素はボロン元素であって、水素で0.5%~1%に希釈されたジボランを含む原料ガスにより前記半導体膜にボロン元素をドーピングすることを特徴とする半導体装置の作製方法。

【請求項11】

請求項1乃至10のいずれか一において、前記半導体装置は、パーソナルコンピュータ、ビデオカメラ、携帯型情報端末、デジタルカメラ、デジタルビデオディスクプレーヤー、電子遊技機器、プロジェクターであることを特徴とする半導体装置の作製方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本願発明は薄膜トランジスタ(以下、TFTという)で構成された回路を有する半導体装置の作製方法に関する。例えば、液晶表示パネルに代表される電気光学装置およびその様な電気光学装置を部品として搭載した電子機器に関する。

[0002]

なお、本明細書中において半導体装置とは、半導体特性を利用することで機能 しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体 装置である。

[0003]

【従来の技術】

近年、絶縁表面を有する基板上に形成された半導体薄膜(厚さ数~数百nm程度)を用いて薄膜トランジスタ(TFT)を構成する技術が注目されている。薄膜トランジスタはICや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチング素子として開発が急がれている。

[0004]

結晶質半導体膜(代表的にはポリシリコン等)を半導体層として用いたTFTは、非晶質半導体膜(代表的にはアモルファスシリコン等)に比べて、移動度が大きいため、盛んに使用されるようになっている。

[0005]

しかし、ポリシリコンTFTは、アモルファスシリコンTFTに比べ多くの優位点を有しているものの、チャネル形成領域に存在する不純物や欠陥等がTFTの特性、特にしきい値特性に大きな影響を与えてしまうという問題があった。

[0006]

例えば、しきい値電圧が0Vよりもマイナス側にシフトした場合、nチャネル型TFTにおいてはノーマリ・オン特性となるため、正常なスイッチング動作が不可能となってしまっていた。

[0007]

このような問題に対して、イオンドーピング装置またはイオン注入装置を用いてチャネル形成領域にボロンイオン等を添加することによりTFTのしきい値を制御する方法が知られている。

[0008]

. *

【発明が解決しようとする課題】

一般的にIC製造プロセスではイオン注入装置を用いて不純物イオンを選択的に注入している。このイオン注入装置は、不純物イオンを電界加速し、さらに質量分離を行って目的のイオン種のみを注入するものであり、高精度である点に特徴がある一方、スループットが悪く、非常に高価な装置となっている。イオン注入装置は、特に、大型基板を処理するアクティブマトリクス型の表示装置の量産には適していない。そこで、大型基板を処理するアクティブマトリクス型の表示装置の量産には、大面積の半導体薄膜に一括で不純物イオンを添加するイオンドーピング装置が用いられている。

[0009]

このイオンドーピング装置はチャンバ内に原料気体を流し、その原料気体を公 知の方法によりプラズマ化させて、含有されている不純物イオンをイオン化して 結晶質半導体膜に添加する。質量分離を行わないため、目的のイオン種以外のイ オンが添加されるが、スループットに優れている。

[0010]

この従来のしきい値を制御する方法において、チャネル形成領域に添加するボロンイオンの量を非常に微量とすることが必要とされている。しかしながら、イオンドーピング装置を用いた場合、チャネル形成領域に添加するための微量な量のボロンイオンを正確に制御することは困難であった。

[0011]

例えば、試料(半導体基板)にイオンドーピング装置を用いてチャネル形成領域となる領域にボロンイオンを添加した場合、通常、図23~図25に示すボロン濃度分布が得られる。

[0012]

図23~図25は従来の方法によりボロンイオンを加速電圧80keVで添加 した場合に得られるボロン濃度の分布(SIMS測定による)を示すグラフであ る。図23~図25において横軸は深さ、縦軸は濃度を示している。

[0013]

また、リファレンスとしてドーピング前の試料に含まれる不純物濃度を調べた。図26はドーピング前の試料に含まれる水素(H)の濃度分布、図27は炭素(C)の濃度分布、図28は酸素(O)及び窒素(N)の濃度分布を示している

[0014]

図23~図25に示したように、ドーピングによってボロンだけでなく、同時に窒素(N)、酸素(O)、炭素(C)、水素(H)が添加されていることが観察されている。このことから、ドーピング時において同時に大気成分が添加されていることが明かである。本発明者は、これらの大気成分がTFT特性のバラツキを生じさせている大きな要因の一つと考えた。

[0015]

当然ながら、ドーピング量の制御はパラメータ(RF電力、周波数、真空度、ガス濃度等)に依存するため、これらのパラメータを常に一定範囲に収めておくことが必要とされている。しかしながら、これらのパラメータを一定範囲に収めてもしきい値のバラツキは生じていた。

[0016]

従来のイオンドーピング方法では、意図的でなく添加された大気成分によって も、しきい値等のTFT特性が左右されてしまうため、制御することができなか った。

[0017]

【課題を解決するための手段】

従来、ドーピング時に使用している原料ガスは、水素で希釈した 0. 1%のジボラン (B₂H₆)を用いており、プラズマ中のドーパント種比率が低く、さらにドーズにかかる時間が長いため、その分、リーク等から混入した大気成分が多くイオン化されて同時に添加されていると考えられる。

[0018]

上記課題を解決する手段の一つとして本発明は、水素に対する不純物イオン(代表的にはB、P)の濃度の比率を上げることによって、同時に半導体層に添加される大気成分(C、N、O)の濃度を減少させる、或いは大気成分が半導体層に

添加されないようにすることを特徴としている。

[0019]

上記本発明を用いてチャネル形成領域が形成されたTFTは、極めて優れたTFT特性を備えるとともに各TFTの特性に関するバラツキを低減することができる。本発明によって、例えば、TFT特性の一つであるしきい値の制御を極めて正確に行うことが可能となる。

[0020]

本明細書で開示する発明の構成は、

半導体膜上に絶縁膜を形成した後、前記絶縁膜を介して前記半導体膜に p型の 導電型を付与する不純物元素を $1 \times 10^{15} \sim 5 \times 10^{17}$ a t o m s / c m 3 の濃度でイオンドーピングする半導体装置の作製方法であって、

水素で 0. 5%~5%、好ましくは 0. 5%~1%に希釈されたジボランを含む原料ガスにより前記半導体膜にボロン元素をドーピングすることを特徴とする半導体装置の作製方法である。

[0021]

また、他の発明の構成は、

半導体膜にn型の導電型を付与する不純物元素またはp型の導電型を付与する不純物元素を $1 \times 10^{15} \sim 5 \times 10^{17}$ atoms/cm³の濃度でイオンドーピングする半導体装置の作製方法であって、

前記半導体膜において、前記不純物元素と同時にイオンドーピングされる炭素の濃度を 3×10^{17} a t o m s / c m 3 以下とすることを特徴とする半導体装置の作製方法である。

[0022]

また、他の発明の構成は、

半導体膜にn型の導電型を付与する不純物元素またはp型の導電型を付与する不純物元素を $1 \times 10^{15} \sim 5 \times 10^{17}$ a t o m s / c m 3 の濃度でイオンドーピングする半導体装置の作製方法であって、

前記半導体膜において、前記不純物元素と同時にイオンドーピングされる窒素の濃度を 1×10^{17} atoms/cm 3 以下とすることを特徴とする半導体装置

の作製方法である。

. `

[0023]

また、他の発明の構成は、

半導体膜にn型の導電型を付与する不純物元素またはp型の導電型を付与する不純物元素を $1\times10^{15}\sim5\times10^{17}$ a t o m s / c m 3 の濃度でイオンドーピングする半導体装置の作製方法であって、

前記半導体膜において、前記不純物元素と同時にイオンドーピングされる酸素の濃度を 3×10^{17} a t o m s / c m 3 以下とすることを特徴とする半導体装置の作製方法である。

[0024]

また、各上記構成において、前記イオンドーピングは、質量分離しないことを 特徴としている。

[0025]

また、各上記構成において、前記イオンドーピングは、前記半導体膜上に絶縁 膜を形成した後、前記絶縁膜を介してドーピングを行うことを特徴としている。

[0026]

また、各上記構成において、前記半導体膜をTFTのチャネル形成領域とする ことを特徴としている。

[0027]

また、各上記構成において、前記イオンドーピングは、ジボラン、BF₂、またはボロンを含むガスを用いて、前記半導体膜にp型の導電性を付与する不純物元素をドーピングすることを特徴としている。

[0028]

また、各上記構成において、前記イオンドーピングは、P、またはAsを含むガス、またはフォスフィンを用いて、前記半導体膜にn型の導電性を付与する不純物元素をドーピングすることを特徴としている。

[0029]

また、各上記構成において、前記不純物元素はボロン元素であって、水素で 0 . 5%~5%に希釈されたジボランを含む原料ガスにより前記半導体膜にボロン 元素をドーピングすることを特徴としている。

[0030]

また、各上記構成において、前記不純物元素はボロン元素であって、水素で 0.5%~1%に希釈されたジボランを含む原料ガスにより前記半導体膜にボロン元素をドーピングすることを特徴としている。

[0031]

なお、本明細書中では、ゲート電極はゲート絶縁膜を介してチャネル形成領域 の上方に位置しているゲート配線の一部を指している。

[0032]

また、上記手段に限定されず、ドーピング時に添加される大気成分の添加を可能な限り抑えて、チャネル形成領域となる領域に添加される不純物イオンの量を微量な量(望ましくは $1\times10^{15}\sim5\times10^{17}$ atoms/cm³)に制御できる手段であれば、特に限定されない。

[0033]

例えば、他の手段の一つとして、分子量等が異なるためイオンの到達深さや分布が異なることを利用し、半導体膜に積層した絶縁膜の膜厚を調節することによって半導体層に添加される大気成分(C、N、O)の濃度を減少させてもよい。

[0034]

【発明の実施の形態】

本願発明の実施形態について、以下に説明する。

[0035]

本発明は、イオンドーピング装置を用いて、チャネル形成領域に含まれる不純物イオン(ドナーもしくはアクセプターとなる)の添加量を正確に制御することを目的としている。

[0036]

図23~図25で用いた条件のうち、0.1%の濃度に代えて5%の濃度に水素で希釈されたジボランを含む原料ガスを用い、その他の条件、例えばイオン電流密度および総ドーズ量を同一とした。このような条件でドーピングした後、不純物濃度(B、H、C)を測定した結果を図1、不純物濃度(B、H、N)を測

定した結果を図2、不純物濃度(B、H、O)を測定した結果を図3にそれぞれ示す。

[0037]

図23では、添加されたボロン濃度と炭素濃度がほぼ同程度でドーピングされていることが観察された。ボロンと炭素は分子量がほぼ同じであるため、ほぼ同じ濃度プロファイル(ピークの位置)となる。

[0038]

一方、図1では、炭素濃度がボロン濃度と異なる濃度プロファイルを示し、且つ図23よりも低減されていることが観察された。図1において、深さ1000Å~12000Åの範囲における炭素濃度は、 $1\times10^{15}\sim2\times10^{17}$ atoms/cm³である。また、ボロン濃度は、1500Å付近でピークを有し、 $1\times10^{15}\sim5\times10^{18}$ atoms/cm³である。

[0039]

同様に、図2では窒素濃度が図24よりも十分の一程度低減されていることが観察された。図2において、深さ1000Å~12000Åの範囲における窒素濃度は、 5×10^{15} ~ 1×10^{17} atoms/cm 3 である。

[0040]

また、図3では酸素濃度が図25よりも低減されていることが観察された。図3において、深さ1000Å~12000Åの範囲における酸素濃度は、 8×10^{15} ~ 5×10^{17} atoms/cm³である。

[0041]

また、ドーピング後のデータである図1〜図3とドーピング前のデータであるリファレンス(図26〜図28)とをそれぞれ比較した場合、各大気成分(C、N、O)の濃度は、ほぼ同一であった。このことから、ドーピングの際、同時に大気成分(C、N、O)が半導体層にほとんどドーピングされなかったことがわかる。

[0042]

この現象は、ジボランの濃度を上げることで反応室内の総原子数に対するボロン元素の割合が増えたことが主に起因している。 $10^{-6} \sim 10^{-7}$ Torrに真空

引きされたチャンバー内には他の元素(C、N、O)のガスがわずかに残留している。しかし、他の元素(C、N、O)のガスに比べ高い濃度の原料ガスをそのチャンバー内に流入させてドーピングさせると、他の元素(C、N、O)がほとんどドーピングされない。

[0043]

また、ジボランの濃度を上げることで反応室内の総原子数に対するボロン元素の割合は増えるが、イオン化させるために与えられるエネルギーが決定されているので、イオン化されてドーピングされるイオンの数が制限されたために生じたことも影響していると推測される。即ち、ボロン元素の割合が増加したことに相対してドーピングされる他の元素(C、N、O)のイオン数が減ったと推測できる。なお、水素原子は、他の元素に比べて非常に総原子数に対する割合が多いのでほとんど影響はない。

[0044]

なお、5%の濃度に水素で希釈されたジボランを含む原料ガスを用いて半導体層にボロン濃度が1×10¹⁷ a t o m s / c m³含まれるようにする場合は、処理時間が16秒と大変短くなり、装置の制御が困難となる。従って、0.5~1%の濃度に水素で希釈されたジボランを含む原料ガスとすることが望ましい。また、この処理時間の短さも大気成分(C、N、O)が半導体層にほとんどドーピングされなかったことに関連していると思われる。

[0045]

こうして得られた半導体層を用いたチャネル形成領域を有するTFTは優れた特性を有し、所望のしきい値を得ることができた。

[0046]

また、図29はガウス関数によるフィッティングを示した図である。イオンドーピング法を用いた場合、イオン注入とは異なり、2つのピーク(B⁺イオンによるピークとB₂⁺イオンによるピーク)を有している。ただし、この図29に示したデータは半導体基板上に酸化シリコン膜(4000Å)が積層形成された試料を用いた。

[0047]

また、ここでは不純物イオンをボロンとした例を示したが、特に限定されず、 ボロンに代えて、実施者は他のp型を付与する不純物イオンやn型の導電型を付 与する不純物イオン(P、またはAs)を適宜用いることができる。

[0048]

また、上記ジボランの濃度を増加させる手段に限定されず、例えば、他の手段の一つとして、分子量等が異なるため生成されたイオンの注入深さや分布が異なることを利用し、絶縁膜の膜厚を調節することによって半導体層に添加される大気成分(C、N、O)の濃度を減少させてもよい。

[0049]

これらのデータは半導体基板を試料としたものであるが、基板上に形成された 半導体膜にも同様の上記現象が得られる。特に、ドーピングを行いTFTのチャ ネル形成領域を形成する工程に本実施の形態で示した方法を用いれば、所望の濃 度でp型またはn型を付与する不純物元素を添加でき、しきい値電圧を得ること ができる。

[0050]

以上の構成でなる本願発明について、さらに詳細な説明を以下に示す実施例で 行うこととする。

[0051]

【実施例】

[実施例1]

本発明の実施例を図4~図6を用いて説明する。ここでは、画素部の画素TFTおよび保持容量と、画素部の周辺に設けられる駆動回路のTFTを同時に作製する方法について工程に従って詳細に説明する。

[0052]

図4 (A)において、基板101にはコーニング社の#7059ガラスや#1737ガラスなどに代表されるバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板や石英基板などを用いる。ガラス基板を用いる場合には、ガラス歪み点よりも10~20℃程度低い温度であらかじめ熱処理しておいても良い。そして、基板101のTFTを形成する表面に、基板101からの不純

物拡散を防ぐために、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜から成る下地膜 102 を形成する。例えば、プラズマCVD法で SiH_4 、 NH_3 、 N_2 Oから作製される酸化窒化シリコン膜 102 a を 10~2 00 nm (好ましくは 50~100 nm)、同様に SiH_4 、 N_2 Oから作製される酸化窒化水素化シリコン膜 102 b を 50~200 nm (好ましくは 100~150 nm)の厚さに積層形成する。ここでは下地膜 102 を 2 層構造として示したが、前記絶縁膜の単層膜または 2 層以上積層させて形成しても良い。

[0053]

酸化窒化シリコン膜は平行平板型のプラズマCVD法を用いて形成する。酸化窒化シリコン膜102aは、 SiH_4 を10SCCM、 NH_3 を100SCCM、 N_2 Oを20SCCMとして反応室に導入し、基板温度325C、反応圧力40Pa、放電電力密度0.41W/cm 2 、放電周波数60MHzとした。一方、酸化窒化水素化シリコン膜102bは、 SiH_4 を5SCCM、 N_2 Oを120SCCM、 H_2 を125SCCMとして反応室に導入し、基板温度400C、反応圧力20Pa、放電電力密度0.41W/cm 2 、放電周波数60MHzとした。これらの膜は、基板温度を変化させ、反応ガスの切り替えのみで連続して形成することができる。

[0054]

このようにして作製した酸化窒化シリコン膜 102a は、密度が 9.28×10^{22} / cm 3 であり、フッ化水素アンモニウム(NH_4HF_2)を 7.13% とフッ化アンモニウム(NH_4F)を 15.4% 含む混合溶液(ステラケミファ社製、商品名 LAL500)の 20% におけるエッチング速度が約 63 nm/minと遅く、緻密で硬い膜である。このような膜を下地膜に用いると、この上に形成する半導体層にガラス基板からのアルカリ金属元素が拡散するのを防ぐのに有効である。

[0055]

次に、25~80nm (好ましくは30~60nm) の厚さで非晶質構造を有する 半導体層103aを、プラズマCVD法やスパッタ法などの方法で形成する。非 晶質構造を有する半導体膜には、非晶質半導体層や微結晶半導体膜があり、非晶 質シリコンゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用して も良い。プラズマCVD法で非晶質シリコン膜を形成する場合には、下地膜10 2と非晶質半導体層 103 aとは両者を連続形成することも可能である。例えば、前述のように酸化窒化シリコン膜 102 aと酸化窒化水素化シリコン膜 102 bをプラズマCVD法で連続して成膜後、反応ガスを SiH_4 、 N_2O 、 H_2 から SiH_4 と H_2 或いは SiH_4 のみに切り替えれば、一旦大気雰囲気に晒すことなく連続形成できる。その結果、酸化窒化水素化シリコン膜 102 b の表面の汚染を防ぐことが可能となり、作製するTFTの特性バラツキやしきい値電圧の変動を低減させることができる。

[0056]

そして、結晶化の工程を行い非晶質半導体層103aから結晶質半導体層103bを作製する。その方法としてレーザーアニール法や熱アニール法(固相成長法)、またはラピットサーマルアニール法(RTA法)を適用することができる。前述のようなガラス基板や耐熱性の劣るプラスチック基板を用いる場合には、特にレーザーアニール法を適用することが好ましい。RTA法では、赤外線ランプ、ハロゲンランプ、メタルハライドランプ、キセノンランプなどを光源に用いる。或いは特開平7−130652号公報で開示された技術に従って、触媒元素を用いる結晶化法で結晶質半導体層103bを形成することもできる。結晶化の工程ではまず、非晶質半導体層が含有する水素を放出させておくことが好ましく、400~500℃で1時間程度の熱処理を行い含有する水素量を5atom%以下にしてから結晶化させると膜表面の荒れを防ぐことができるので良い。

[0057]

また、プラズマCVD法で非晶質シリコン膜の形成工程において、反応ガスに SiH_4 とアルゴン(Ar)を用い、成膜時の基板温度を400~450Cとして形成すると、非晶質シリコン膜の含有水素濃度を5atomic%以下にすることもできる。このような場合において水素を放出させるための熱処理は不要となる。

[0058]

結晶化をレーザーアニール法にて行う場合には、パルス発振型または連続発光型のエキシマレーザーやアルゴンレーザーをその光源とする。パルス発振型のエキシマレーザーを用いる場合には、レーザー光を線状に加工してレーザーアニールを行う。レーザーアニール条件は実施者が適宜選択するものであるが、例えば

、レーザーパルス発振周波数 $30 \, \text{Hz}$ とし、レーザーエネルギー密度を $100 \, \text{cm}^2$ (代表的には $300 \, \text{cm}^2$)とする。そして線状ビームを基板全面に渡って照射し、この時の線状ビームの重ね合わせ率(オーバーラップ率)を $80 \, \text{cm}^2$ 8%として行う。このようにして図 4 (B) に示すように結晶質半導体層 $103 \, \text{b}$ を得ることができる。

[0059]

そして、結晶質半導体層103b上に第1のフォトマスク(PM1)を用い、フォトリソグラフィーの技術を用いてレジストパターンを形成し、ドライエッチングによって結晶質半導体層を島状に分割し、図4(C)に示すように島状半導体層104~108を形成する。結晶質シリコン膜のドライエッチングにはCF4と〇2の混合ガスを用いる。

[0060]

その後、プラズマCVD方またはスパッタ法により50~200nmの厚さの酸化シリコン膜によるマスク層を形成する。本実施例では130nmの厚さの酸化シリコン膜を形成した。

[0061]

そして、この状態で島状半導体層に対し、TFTのしきい値電圧(Vth)を制御する目的で p型を付与する不純物元素を $1\times10^{16}\sim5\times10^{17}$ atoms/ cm^3 程度の濃度で島状半導体層の全面に添加する。半導体に対して p型を付与する不純物元素には、ホウ素(B)、アルミニウム(A1)、ガリウム(Ga)など周期律表第13族の元素が知られている。その方法として、実施の形態に示したイオンドープ法が適している。イオンドープ法で $0.5\sim5$ %、好ましくは $0.5\sim1$ %の濃度に水素で希釈されたジボラン(B_2H_6)をソースガスとして用いボロン(B)を添加する。本実施例では、5%の濃度に水素で希釈されたジボランを含む原料ガスを用い、加速電圧80 k e V、流量25 s c c m、電流密度50 n A、処理時間39. 4秒とし、 2.6×10^{17} atoms/ cm^3 程度のボロン濃度で島状半導体層の全面に添加した。5%の濃度とすることによって、半導体膜へのドーピング時にボロン以外に同時に添加されてしまう不純物元素(炭素、窒素、酸素)を低減することができる。

[0062]

なお、ここでは全面に添加した例を示したが、マスクを用いて選択的に添加してもよい。また、ここでの工程は、チャネルドープ工程と呼ばれており、特に n チャネル型TFTのしきい値電圧を所定の範囲内に収めるために好適に用いる手法である。

[0063]

次いで、ドーピング量の制御に用いたマスク層は除去した。ただし、工程数を 低減するため、この絶縁膜をそのままゲート絶縁膜またはその一層として用いて もよい。

[0064]

次いで、ゲート絶縁膜109を形成する。ゲート絶縁膜109はプラズマCVD法またはスパッタ法を用い、膜厚を40~150nmとしてシリコンを含む絶縁膜で形成する。本実施例では、120nmの厚さで酸化窒化シリコン膜から形成する。また、SiH $_4$ と N_2 Oに O_2 を添加させて作製された酸化窒化シリコン膜は、膜中の固定電荷密度が低減されているのでこの用途に対して好ましい材料となる。また、SiH $_4$ と N_2 Oと H_2 とから作製する酸化窒化シリコン膜はゲート絶縁膜との界面欠陥密度を低減できるので好ましい。勿論、ゲート絶縁膜はこのような酸化窒化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。例えば、酸化シリコン膜を用いる場合には、プラズマCVD法で、TEOS(Tetraethyl Orthosilicate)と O_2 とを混合し、反応圧力40Pa、基板温度300~400℃とし、高周波(13.56MHz)電力密度0.5~0.8W/cm 2 で放電させて形成することができる。このようにして作製された酸化シリコン膜は、その後400~500℃の熱アニールによりゲート絶縁膜として良好な特性を得ることができる。

[0065]

そして、図4(D)に示すように、第1の形状のゲート絶縁膜109上にゲート電極を形成するための耐熱性導電層111を200~400nm(好ましくは250~350nm)の厚さで形成する。耐熱性導電層は単層で形成しても良いし、必要に応じて二層あるいは三層といった複数の層から成る積層構造としても良い

。本明細書でいう耐熱性導電層にはTa、Ti、Wから選ばれた元素、または前記元素を成分とする合金か、前記元素を組み合わせた合金膜が含まれる。これらの耐熱性導電層はスパッタ法やCVD法で形成されるものであり、低抵抗化を図るために含有する不純物濃度を低減させることが好ましく、特に酸素濃度に関しては30ppm以下とすると良い。本実施例ではW膜を300mの厚さで形成する。W膜はWをターゲットとしてスパッタ法で形成しても良いし、6フッ化タングステン(WF $_6$)を用いて熱CVD法で形成することもできる。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり、W膜の抵抗率は20μΩcm以下にすることが望ましい。W膜は結晶粒を大きくすることで低抵抗率化を図ることができるが、W中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。このことより、スパッタ法による場合、純度99.999%のWターゲットを用い、さらに成膜時に気相中からの不純物の混入がないように十分配慮してW膜を形成することにより、抵抗率 $9\sim20μΩcm$ を実現することができる。

[0066]

一方、耐熱性導電層 1 1 1 にT a 膜を用いる場合には、同様にスパッタ法で形成することが可能である。T a 膜はスパッタガスにArを用いる。また、スパッタ時のガス中に適量のXeやKrを加えておくと、形成する膜の内部応力を緩和して膜の剥離を防止することができる。α相のT a 膜の抵抗率は 2 0 μΩ cm程度でありゲート電極に使用することができるが、β 相のT a 膜の抵抗率は 1 8 0 μΩ cm程度でありゲート電極とするには不向きであった。T a N 膜はα相に近い結晶構造を持つので、T a 膜の下地にT a N 膜を形成すればα相のT a 膜が容易に得られる。また、図示しないが、耐熱性導電層 1 1 1 の下に 2 ~ 2 0 nm程度の厚さでリン(P)をドープしたシリコン膜を形成しておくことは有効である。これにより、その上に形成される導電膜の密着性向上と酸化防止を図ると同時に、耐熱性導電層 1 1 1 が微量に含有するアルカリ金属元素が第1の形状のゲート絶縁膜109に拡散するのを防ぐことができる。いずれにしても、耐熱性導電層 1 1 1 は抵抗率を10~50μΩ cmの範囲ですることが好ましい。

[0067]

次に、第2のフォトマスク(PM2)を用い、フォトリソグラフィーの技術を使用してレジストによるマスク112~117を形成する。そして、第1のエッチング処理を行う。本実施例ではICPエッチング装置を用い、エッチング用ガスにС1 $_2$ とСF $_4$ を用い、1 $_2$ Paの圧力で3.2 $_3$ Vcm $_3$ ORF(13.56MHz)電力を投入してプラズマを形成して行う。基板側(試料ステージ)にも224 mW/cm $_3$ ORF(13.56MHz)電力を投入し、これにより実質的に負の自己バイアス電圧が印かされる。この条件でW膜のエッチング速度は約100 nm/minである。第1のエッチング処理はこのエッチング速度を基にW膜が丁度エッチングされる時間を推定し、それよりもエッチング時間を20%増加させた時間をエッチング時間とした。

[0068]

第1のエッチング処理により第1のテーパー形状を有する導電層118~123が形成される。図2(A)で示すと同様にテーパー部の角度は15~30°が形成される。残渣を残すことなくエッチングするためには、10~20%程度の割合でエッチング時間を増加させるオーバーエッチングを施すものとする。W膜に対する酸化窒化シリコン膜(第1の形状のゲート絶縁膜109)の選択比は2~4(代表的には3)であるので、オーバーエッチング処理により、酸化窒化シリコン膜が露出した面は20~50m程度エッチングされ第1のテーパー形状を有する導電層の端部近傍にテーパー形状が形成された第2の形状のゲート絶縁膜134が形成される。

[0069]

そして、第1のドーピング処理を行い一導電型の不純物元素を島状半導体層に添加する。ここでは、n型を付与する不純物元素添加の工程を行う。第1の形状の導電層を形成したマスク112~117をそのまま残し、第1のテーパー形状を有する導電層118~123をマスクとして自己整合的にn型を付与する不純物元素をイオンドープ法で添加する。n型を付与する不純物元素をゲート電極の端部におけるテーパー部とゲート絶縁膜とを通して、その下に位置する半導体層に達するように添加するためにドーズ量を $1 \times 10^{13} \sim 5 \times 10^{14} \mathrm{atoms/cm}^2$ とし、加速電圧を $80 \sim 160$ k e Vとして行う。n型を付与する不純物元素とし

て15族に属する元素、典型的にはリン(P)または砒素(As)を用いるが、ここではリン(P)を用いた。このようなイオンドープ法により第1の不純物領域124~128には 1×10^{20} ~ 1×10^{21} atomic/cm 3 の濃度範囲でn型を付与する不純物元素が添加され、テーパー部の下方に形成される第2の不純物領域(A)には同領域内で必ずしも均一ではないが 1×10^{17} ~ 1×10^{20} atomic/cm 3 の濃度範囲でn型を付与する不純物元素が添加される。

[0070]

この工程において、第2の不純物領域(A)129~132において、少なくとも第1の形状の導電層118~123と重なった部分に含まれるn型を付与する不純物元素の濃度変化は、テーパー部の膜厚変化を反映する。即ち、第2の不純物領域(A)129~132へ添加されるリン(P)の濃度は、第1の形状の導電層に重なる領域において、該導電層の端部から内側に向かって徐々に濃度が低くなる。これはテーパー部の膜厚の差によって、半導体層に達するリン(P)の濃度が変化するためである。

[0071]

次に、図5(B)に示すように第2のエッチング処理を行う。エッチング処理も同様にICPエッチング装置により行い、エッチングガスにCF $_4$ とС $_1$ 2の混合ガスを用い、RF電力3. $_2$ W/cm $_2$ (13.56MHz)、バイアス電力45mW/cm $_2$ (13.56MHz)、圧力1. $_1$ 0 Paでエッチングを行う。この条件で形成される第2の形状を有する導電層 $_1$ 40~ $_1$ 45が形成される。その端部にはテーパー部が形成され、該端部から内側にむかって徐々に厚さが増加するテーパー形状となる。第1のエッチング処理と比較して基板側に印加するバイアス電力を低くした分等方性エッチングの割合が多くなり、テーパー部の角度は $_1$ 0~ $_1$ 0 となる。また、第2の形状のゲート絶縁膜 $_1$ 34の表面が $_1$ 0 nm程度エッチングされ、新たに第3の形状のゲート絶縁膜 $_1$ 70が形成される。

[0072]

そして、第1のドーピング処理よりもドーズ量を下げ高加速電圧の条件でn型を付与する不純物元素をドーピングする。例えば、加速電圧を $70\sim120$ k e Vとし、 $1\times10^{13}/cm^2$ のドーズ量で行い、第2の形状を有する導電層 $140\sim$

145と重なる領域の不純物濃度を $1\times10^{16}\sim1\times10^{18}$ atoms/cm 3 となるようにする。このようにして、第2の不純物領域(B)146 ~150 を形成する

[0073]

[0074]

[0075]

その後、図6(A)に示すように、ゲート電極およびゲート絶縁膜上から第1の層間絶縁膜158を形成する。第1の層間絶縁膜は酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、またはこれらを組み合わせた積層膜で形成すれば良い。いずれにしても第1の層間絶縁膜158は無機絶縁物材料から形成する。第1の層間絶縁膜158の膜厚は100~200nmとする。ここで、酸化シリコン膜を用いる場合には、プラズマCVD法でTEOSと〇2とを混合し、反応圧力40Pa、基板温度300~400℃とし、高周波(13.56MHz)電力密度0.5~0.8 1 ルクスで放電させて形成することができる。また、酸化窒化シリコン膜を用いる場合には、プラズマCVD法でSiH $_{4}$ 、N $_{2}$ O、N H $_{3}$ から作製される酸化窒化シリコン膜で形成すれば良い。この場合の作製条件は反応圧力20~200Pa、基板温度300~400℃とし、高周波(60MHz)電力密度0.1~1.0 1 の 1 で成することができる。また、SiH $_{4}$ 、N $_{2}$ O、H $_{2}$ から作製される酸化窒化水素化シリコン膜を適用しても良い。窒化シリコン膜も同様にプラズマCVD法でSiH $_{4}$ 、N H $_{3}$ から作製することが可能である。

[0076]

そして、それぞれの濃度で添加された n 型または p 型を付与する不純物元素を活性化する工程を行う。この工程はファーネスアニール炉を用いる熱アニール法で行う。その他に、レーザーアニール法、またはラピッドサーマルアニール法(RTA法)を適用することができる。熱アニール法では酸素濃度が 1 p p m以下、好ましくは 0.1 p p m以下の窒素雰囲気中で 400~700℃、代表的には500~600℃で行うものであり、本実施例では 550℃で 4 時間の熱処理を行った。また、基板 101 に耐熱温度が低いプラスチック基板を用いる場合にはレーザーアニール法を適用することが好ましい。

[0077]

活性化の工程に続いて、雰囲気ガスを変化させ、 $3\sim100\%$ の水素を含む雰囲気中で、 $300\sim450\%$ で $1\sim12$ 時間の熱処理を行い、島状半導体層を水素化する工程を行う。この工程は熱的に励起された水素により島状半導体層にある $10^{16}\sim10^{18}/\mathrm{cm}^3$ のダングリングボンドを終端する工程である。水素化の他

の手段として、プラズマ水素化(プラズマにより励起された水素を用いる)を行っても良い。いずれにしても、島状半導体層104~108中の欠陥密度を10 ¹⁶/cm³以下とすることが望ましく、そのために水素を0.01~0.1atomic%程度付与すれば良い。

[0078]

このように、第2の層間絶縁膜を有機絶縁物材料で形成することにより、表面を良好に平坦化させることができる。また、有機樹脂材料は一般に誘電率が低いので、寄生容量を低減するできる。しかし、吸湿性があり保護膜としては適さないので、本実施例のように、第1の層間絶縁膜158として形成した酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜などと組み合わせて用いると良い。

[0079]

その後、第4のフォトマスク(PM4)を用い、所定のパターンのレジストマスクを形成し、それぞれの島状半導体層に形成されソース領域またはドレイン領域とする不純物領域に達するコンタクトホールを形成する。コンタクトホールはドライエッチング法で形成する。この場合、エッチングガスに CF_4 、 O_2 、He の混合ガスを用い有機樹脂材料から成る第2の層間絶縁膜159をまずエッチングし、その後、続いてエッチングガスを CF_4 、 O_2 として第1の層間絶縁膜158をエッチングする。さらに、島状半導体層との選択比を高めるために、エッチングガスを CHF_3 に切り替えて第30の形状のゲート絶縁膜170をエッチングすることによりコンタクトホールを形成することができる。

[0080]

そして、導電性の金属膜をスパッタ法や真空蒸着法で形成し、第5のフォトマスク (PM5)によりレジストマスクパターンを形成し、エッチングによってソース線160~164とドレイン線165~168を形成する。画素電極169はドレイン線と一緒に形成される。画素電極171は隣の画素に帰属する画素電極を表している。図示していないが、本実施例ではこの配線を、Ti膜を50~150nmの厚さで形成し、島状半導体層のソースまたはドレイン領域を形成する不純物領域とコンタクトを形成し、そのTi膜上に重ねてアルミニウム (A1)を300~400nmの厚さで形成(図6(C)において160a~169aで示

す)し、さらにその上に透明導電膜を80~120nmの厚さで形成(図6(C)において160b~169bで示す)した。透明導電膜には酸化インジウム酸化 亜鉛合金(In2O3-ZnO)、酸化亜鉛(ZnO)も適した材料であり、さらに可視光の透過率や導電率を高めるためにガリウム(Ga)を添加した酸化亜鉛(ZnO:Ga)などを好適に用いることができる。

[0081]

こうして5枚のフォトマスクにより、同一の基板上に、駆動回路のTFTと画素部の画素TFTとを有した基板を完成させることができる。駆動回路には第1のpチャネル型TFT200、第1のnチャネル型TFT20、第2のpチャネル型TFT202、第2のnチャネル型TFT203、画素部には画素TFT204、保持容量205が形成されている。本明細書では便宜上このような基板をアクティブマトリクス基板と呼ぶ。

[0082]

駆動回路の第1のpチャネル型TFT200には、第2のテーパー形状を有する導電層がゲート電極220としての機能を有し、島状半導体層104にチャネル形成領域206、ソース領域またはドレイン領域として機能する第3の不純物領域207a、ゲート電極220と重ならないLDD領域を形成する第4の不純物領域(A)207b、一部がゲート電極220と重なるLDD領域を形成する第4の不純物領域(B)207cを有する構造となっている。

[0083]

第1のnチャネル型TFT201には、第2のテーパー形状を有する導電層がゲート電極221としての機能を有し、島状半導体層105にチャネル形成領域208、ソース領域またはドレイン領域として機能する第1の不純物領域209 a、ゲート電極221と重ならないLDD領域を形成する第2の不純物領域(A)(A)209b、一部がゲート電極221と重なるLDD領域を形成する第2の不純物領域(B)209cを有する構造となっている。チャネル長2~7 μ mに対して、第2の不純物領域(B)209cがゲート電極221と重なる部分の長さは0.1~0.3 μ mとする。このLovの長さはゲート電極221の厚さとテーパー部の角度から制御する。nチャネル型TFTにおいてこのようなLDD

領域を形成することにより、ドレイン領域近傍に発生する髙電界を緩和して、ホットキャリアの発生を防ぎ、TFTの劣化を防止することができる。

[0084]

駆動回路の第2のpチャネル型TFT202は同様に、第2のテーパー形状を有する導電層がゲート電極222としての機能を有し、島状半導体層106にチャネル形成領域210、ソース領域またはドレイン領域として機能する第3の不純物領域211a、ゲート電極222と重ならないLDD領域を形成する第4の不純物領域(A)211b、一部がゲート電極222と重なるLDD領域を形成する第4の不純物領域(B)211cを有する構造となっている。

[0085]

駆動回路の第2のnチャネル型TFT203には、第2のテーパー形状を有する導電層がゲート電極223としての機能を有し、島状半導体層107にチャネル形成領域212、ソース領域またはドレイン領域として機能する第1の不純物領域213a、ゲート電極223と重ならないLDD領域を形成する第2の不純物領域(A)213b、一部がゲート電極223と重なるLDD領域を形成する第2の不純物領域(B)213cがゲート電極223と型なる部分の長さは0.1~0.3μmとする。

[0086]

駆動回路はシフトレジスタ回路、バッファ回路などのロジック回路やアナログスイッチで形成されるサンプリング回路などで形成される。図6(B)ではこれらを形成するTFTを一対のソース・ドレイン間に一つのゲート電極を設けたシングルゲートの構造で示したが、複数のゲート電極を一対のソース・ドレイン間に設けたマルチゲート構造としても差し支えない。

[0087]

画素TFT204には、第2のテーパー形状を有する導電層がゲート電極224としての機能を有し、島状半導体層108にチャネル形成領域214a、214b、ソース領域またはドレイン領域として機能する第1の不純物領域215a、217、ゲート電極224と重ならないLDD領域を形成する第2の不純物領

域(A) 215b、一部がゲート電極224と重なるLDD領域を形成する第2の不純物領域(B) 215cを有する構造となっている。第2の不純物領域(B) 213cがゲート電極224と重なる部分の長さは0.1~0.3μmとする。また、第1の不純物領域217から延在し、第2の不純物領域(A) 219b、第2の不純物領域(B) 219c、導電型を決定する不純物元素が添加されていない領域218を有する半導体層と、第3の形状を有するゲート絶縁膜と同層で形成される絶縁層と、第2のテーパー形状を有する導電層から形成される容量配線225から保持容量が形成されている。

[0088]

図12は画素部のほぼ一画素分を示す上面図である。図中に示すA-A'断面が図6(B)に示す画素部の断面図に対応している。画素TFT204は、ゲート電極224は図示されていないゲート絶縁膜を介してその下の島状半導体層108と交差し、さらに複数の島状半導体層に跨って延在してゲート配線を兼ねるている。図示はしていないが、島状半導体層には、図6(B)で説明したソース領域、ドレイン領域、LDD領域が形成されている。また、230はソース配線164とソース領域215aとのコンタクト部、231は画素電極169とドレイン領域227とのコンタクト部である。保持容量205は、画素TFT204のドレイン領域227から延在する半導体層とゲート絶縁膜を介して容量配線225が重なる領域で形成されている。この構成におて半導体層218には、価電子制御を目的とした不純物元素は添加されていない。

[0089]

以上の様な構成は、画素TFTおよび駆動回路が要求する仕様に応じて各回路を構成するTFTの構造を最適化し、半導体装置の動作性能と信頼性を向上させることを可能としている。さらにゲート電極を耐熱性を有する導電性材料で形成することによりLDD領域やソース領域およびドレイン領域の活性化を容易としている。さらに、ゲート電極にゲート絶縁膜を介して重なるLDD領域を形成する際に、導電型を制御する目的で添加した不純物元素に濃度勾配を持たせてLDD領域を形成することで、特にドレイン領域近傍における電界緩和効果が高まることが期待できる。

[0090]

アクティブマトリクス型の液晶表示装置の場合、第1のpチャネル型TFT2 00と第1のnチャネル型TFT201は高速動作を重視するシフトレジスタ回 路、バッファ回路、レベルシフタ回路などを形成するのに用いる。図6(B)で はこれらの回路をロジック回路部として表している。第1のnチャネル型TFT 201の第2の不純物領域(B)209cはホットキャリア対策を重視した構造 となっている。さらに、耐圧を高め動作を安定化させるために、図10(A)で 示すようにこのロジック回路部のTFTを第1のpチャネル型TFT280と第 1のnチャネル型TFT281で形成しても良い。このTFTは、一対のソース ・ドレイン間に2つのゲート電極を設けたダブルゲート構造であり、このような TFTは本実施例の工程を用いて同様に作製できる。第1のpチャネル型TFT 280には、島状半導体層にチャネル形成領域236a、236b、ソースまた はドレイン領域として機能する第3の不純物領域238a、239a、240a 、LDD領域となる第4の不純物領域(A)238b、239b、240b及び ゲート電極237と一部が重なりLDD領域となる第4の不純物領域(B)23 8c、239c、240cを有した構造となっている。第1のnチャネル型TF T 2 8 1 には、島状半導体層にチャネル形成領域 2 4 1 a 、 2 4 1 b 、ソースま たはドレイン領域として機能する第1の不純物領域243a、244a、245 aとLDD領域となる第2の不純物領域(A)243b、244b、245b及 びゲート電極242と一部が重なりLDD領域となる第2の不純物領域(B)2 43c、244c、245cを有している。チャネル長は $3\sim7\mu$ mとして、ゲ ート電極と重なるLDD領域をLovとしてそのチャネル長方向の長さはO. 1~ $0.3 \mu m ct 3$

[0091]

また、アナログスイッチで構成するサンプリング回路には、同様な構成とした第2のpチャネル型TFT202と第2のnチャネル型TFT203を適用することができる。サンプリング回路はホットキャリア対策と低オフ電流動作が重視されるので、図10(B)で示すようにこの回路のTFTを第2のpチャネル型TFT282と第2のnチャネル型TFT283で形成しても良い。この第2の

Pチャネル型TFT282は、一対のソース・ドレイン間に3つのゲート電極を設けたトリプルゲート構造であり、このよなTFTは本実施例の工程を用いて同様に作製できる。第2の P チャネル型TFT282には、島状半導体層にチャネル形成領域246a、234b、246cソースまたはドレイン領域として機能する第3の不純物領域249a、250a、251a、252a、LDD領域となる第4の不純物領域(A)249b、250b、251b、252b及びゲート電極247と一部が重なりLDD領域となる第4の不純物領域(B)249c、250c、251c、252cを有した構造となっている。第2の n チャネル型TFT283には、島状半導体層にチャネル形成領域253a、253b、ソースまたはドレイン領域として機能する第1の不純物領域255a、256a、257aとLDD領域となる第2の不純物領域(A)255b、256b、257b及びゲート電極254と一部が重なりLDD領域となる第2の不純物領域(B)255c、256c、257cを有している。チャネル長は3~7μmとして、ゲート電極と重なるLDD領域をLovとしてそのチャネル長方向の長さは01~0、3μmとする。

[0092]

このように、TFTのゲート電極の構成をシングルゲート構造とするか、複数のゲート電極を一対のソース・ドレイン間に設けたマルチゲート構造とするかは、回路の特性に応じて実施者が適宜選択すれば良い。そして、本実施例で完成したアクティブマトリクス基板を用いることで反射型の液晶表示装置を作製することができる。

[0093]

[実施例2]

実施例1ではゲート電極の材料にWやTaなどの耐熱性導電材料を用いる例を示した。このような材料を用いる理由は、ゲート電極形成後に導電型の制御を目的として半導体層に添加した不純物元素を400~700℃の熱アニールによって活性化させる必要があり、その工程を実施する上でゲート電極に耐熱性を持たせる必要があるからである。しかしながら、このような耐熱性導電材料は面積抵抗で10Ω程度あり、画面サイズが4インチクラスかそれ以上の表示装置には必

ずしも適していない。ゲート電極に接続するゲート線を同じ材料で形成すると、 基板上における引回し長さが必然的に大きくなり、配線抵抗の影響による配線遅 延の問題を無視することができなくなる。

[0094]

例えば、画素密度がVGAの場合、480本のゲート配線と640本のソース線が形成され、XGAの場合には768本のゲート配線と1024本のソース配線が形成される。表示領域の画面サイズは、13インチクラスの場合対角線の長さは340mmとなり、18インチクラスの場合には460mmとなる。本実施例ではこのような液晶表示装置を実現する手段として、ゲート配線をA1や銅(Cu)などの低抵抗導電性材料で形成する方法について図7を用いて説明する。

[0095]

まず、実施例1と同様にして図4 (A) ~図5 (C) に示す工程を行う。そして導電型の制御を目的として、それぞれの島状半導体層に添加された不純物元素を活性化する工程を行う。この工程はファーネスアニール炉を用いる熱アニール法で行う。その他に、レーザーアニール法、またはラピッドサーマルアニール法(RTA法)を適用することができる。熱アニール法では酸素濃度が1ppm以下、好ましくは0.1ppm以下の窒素雰囲気中で400~700℃、代表的には500~600℃で行うものであり、本実施例では500℃で4時間の熱処理を行う。

[0096]

この熱処理において、第2のテーパー形状を有する導電層140~145は表面から5~80nmの厚さで導電層(C)172a~172fが形成される。例えば、第2のテーパー形状を有する導電層がWの場合には、窒化タングステンが形成され、Taの場合には窒化タンタルが形成される。さらに、3~100%の水素を含む雰囲気中で、300~450℃で1~12時間の熱処理を行い、島状半導体層を水素化する工程を行う。この工程は熱的に励起された水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化(プラズマにより励起された水素を用いる)を行っても良い(図7(A))。

[0097]

活性化および水素化処理の後、ゲート線を低抵抗導電材料で形成する。低抵抗導電材料はA1やCuを主成分とするものであり、このような材料から形成される低抵抗導電層からゲート線を形成する。例えば、TiをO.1~2重量%含むA1膜を低抵抗導電層として全面に形成する(図示せず)。低抵抗導電層は200~400nm(好ましくは250~350nm)の厚さで形成する。そして、所定のレジストパターンを形成し、エッチング処理して、ゲート線173、174を形成する。このとき同じ材料で画素部に設ける保持容量と接続する容量線175も形成する。低抵抗導電層がA1を主成分とする材料である場合には、エッチング処理はリン酸系のエッチング溶液によるウエットエッチングで下地との選択加工性を保ってゲート線を形成することができる。第1の層間絶縁膜176は実施例1と同様にして形成する(図7(B))。

[0098]

その後、実施例1と同様にして有機絶縁物材料から成る第2の層間絶縁膜15 9、ソース線160~164、ドレイン線165~168、画素電極169、1 71を形成してアクティブマトリクス基板を完成させることができる。図8(A)、(B)はこの状態の上面図を示し、図8(A)のB-B'断面は図7(C) のB-B'に対応し、図8(B)のC-C'断面はC-C'にそれぞれ対応してい る。図8(A)、(B)ではゲート絶縁膜、第1の層間絶縁膜、第2の層間絶縁 膜を省略して示しているが、島状半導体層104、105、108の図示されて いないソースおよびドレイン領域にソース線160、161、164とドレイン 線165、166、及び画素電極169がコンタクトホールを介して接続してい る。また、図8(A)のD-D'断面を図9(A)に、図8(B)のE-E'断面 を図9(B)にそれぞれ示す。ゲート線173はゲート電極220と、またゲー ト線174はゲート電極225と島状半導体層104、108の外側で重なるよ うに形成され、ゲート電極と低抵抗導電層とががコンタクトホールを介さずに接 触して電気的に導通している。このようにゲート線を低抵抗導電材料で形成する ことにより、配線抵抗を十分低減できる。従って、画素部(画面サイズ)が4イ ンチクラス以上の表示装置に適用することができる。

[0099]

[実施例3]

実施例1で作製したアクティブマトリクス基板はそのまま反射型の表示装置に 適用することができる。一方、透過型の液晶表示装置とする場合には画素部の各 画素に設ける画素電極を透明電極で形成すれば良い。本実施例では透過型の液晶 表示装置に対応するアクティブマトリクス基板の作製方法について図11を用い て説明する。

[0100]

アクティブマトリクス基板は実施例1と同様に作製する。図11(A)では、ソース配線とドレイン配線は導電性の金属膜をスパッタ法や真空蒸着法で形成する。ドレイン線256を例としてこの構成を図11(B)で詳細に説明すると、Ti膜256aを50~150nmの厚さで形成し、島状半導体層のソースまたはドレイン領域を形成する半導体膜とコンタクトを形成する。そのTi膜256a上に重ねてA1膜256bを300~400nmの厚さで形成し、さらにTi膜256cまたは窒化チタン(TiN)膜を100~200nmの厚さで形成して3層構造とする。その後、透明導電膜を全面に形成し、フォトマスクを用いたパターニング処理およびエッチング処理により画素電極257を形成する。画素電極257は、有機樹脂材料から成る第2の層間絶縁膜上に形成され、コンタクトホールを介さずに画素TFT204のドレイン線256と重なる部分を設け電気的な接続を形成している。

[0101]

図11(C)では最初に第2の層間絶縁膜上に透明導電膜を形成し、パターニング処理およびエッチング処理をして画素電極258を形成した後、ドレイン線259を画素電極258とコンタクトホールを介さずに接続部を形成した例である。ドレイン線259は、図11(D)で示すようにTi膜259aを50~150nmの厚さで形成し、島状半導体層のソースまたはドレイン領域を形成する半導体膜とコンタクトを形成し、そのTi膜259a上に重ねてA1膜259bを300~400nmの厚さで形成して設ける。この構成にすると、画素電極258はドレイン配線259を形成するTi膜259aのみと接触することになる。そ

の結果、透明導電膜材料とA1とが直接接し反応するのを確実に防止できる。

[0102]

透明導電膜の材料は、酸化インジウム(In_2O_3)や酸化インジウム酸化スズ合金(In_2O_3 — SnO_2 ; ITO)などをスパッタ法や真空蒸着法などを用いて形成して用いることができる。このような材料のエッチング処理は塩酸系の溶液により行う。しかし、特にITOのエッチングは残渣が発生しやすいので、エッチング加工性を改善するために酸化インジウム酸化亜鉛合金(In_2O_3 —ZnO)を用いても良い。酸化インジウム酸化亜鉛合金は表面平滑性に優れ、ITOに対して熱安定性にも優れているので、図11(A)、(B)の構成においてドレイン配線256の端面で、A1 膜256 bが画素電極257と接触して腐蝕反応をすることを防止できる。同様に、酸化亜鉛(ZnO)も適した材料であり、さらに可視光の透過率や導電率を高めるためにガリウム(Ga)を添加した酸化亜鉛(ZnO: Ga)などを用いることができる。

[0103]

実施例1では反射型の液晶表示装置を作製できるアクティブマトリクス基板を 5枚のフォトマスクにより作製したが、さらに1枚のフォトマスクの追加(合計 6枚)で、透過型の液晶表示装置に対応したアクティブマトリクス基板を完成させることができる。本実施例では、実施例1と同様な工程として説明したが、このような構成は実施例2で示すアクティブマトリクス基板に適用することができる。

[0104]

[実施例4]

本実施例では、実施例1~実施例3で示したアクティブマトリクス基板のTFTの活性層を形成する結晶質半導体層の他の作製方法について示す。結晶質半導体層は非晶質半導体層を熱アニール法やレーザーアニール法、またはRTA法などで結晶化させて形成するが、その他に特開平7-130652号公報で開示されている触媒元素を用いる結晶化法を適用することもできる。その場合の例を図13を用いて説明する。

[0105]

図13(A)で示すように、実施例1と同様にして、ガラス基板1101上に下地膜1102a、1102b、非晶質構造を有する半導体層1103を25~80nmの厚さで形成する。非晶質半導体層は非晶質シリコン(a-Si)膜、非晶質シリコン・ゲルマニウム(a-SiGe)膜、非晶質炭化シリコン(a-SiC)膜、非晶質シリコン・スズ(a-SiSn)膜などが適用できる。これらの非晶質半導体層は水素を0.1~40atomic%程度含有するようにして形成すると良い。例えば、非晶質シリコン膜を55nmの厚さで形成する。そして、重量換算で10ppmの触媒元素を含む水溶液をスピナーで基板を回転させて塗布するスピンコート法で触媒元素を含有する層1104を形成する。触媒元素にはニッケル(Ni)、ゲルマニウム(Ge)、鉄(Fe)、パラジウム(Pd)、スズ(Sn)、鉛(Pb)、コバルト(Co)、白金(Pt)、銅(Cu)、金(Au)などである。この触媒元素を含有する層1104は、スピンコート法の他に印刷法やスプレー法、バーコーター法、或いはスパッタ法や真空蒸着法によって上記触媒元素の層を1~5nmの厚さに形成しても良い。

[0106]

そして、図13(B)に示す結晶化の工程では、まず400~500℃で1時間程度の熱処理を行い、非晶質シリコン膜の含有水素量を5atom%以下にする。非晶質シリコン膜の含有水素量が成膜後において最初からこの値である場合にはこの熱処理は必ずしも必要でない。そして、ファーネスアニール炉を用い、窒素雰囲気中で550~600℃で1~8時間の熱アニールを行う。以上の工程により結晶質シリコン膜から成る結晶質半導体層1105を得ることができる(図13(C))。しかし、この熱アニールによって作製された結晶質半導体層1105は、光学顕微鏡観察により巨視的に観察すると局所的に非晶質領域が残存していることが観察されることがあり、このような場合、同様にラマン分光法では480cm⁻¹にブロードなピークを持つ非晶質成分が観測される。そのため、熱アニールの後に実施例1で説明したレーザーアニール法で結晶質半導体層1105を処理してその結晶性を高めることは有効な手段として適用できる。

[0107]

図17は同様に触媒元素を用いる結晶化法の実施例であり、触媒元素を含有す

る層をスパッタ法により形成するものである。まず、実施例1と同様にして、ガラス基板1201上に下地膜1202a、1202b、非晶質構造を有する半導体層1203を25~80nmの厚さで形成する。そして、非晶質構造を有する半導体層1203の表面に0.5~5nm程度の酸化膜(図示せず)を形成する。このような厚さの酸化膜は、プラズマCVD法やスパッタ法などで積極的に該当する被膜を形成しても良いが、100~300℃に基板を加熱してプラズマ化した酸素雰囲気中に非晶質構造を有する半導体層1203の表面を晒しても良いし、過酸化水素水(H2O2)を含む溶液に非晶質構造を有する半導体層1203の表面を晒して形成しても良い。或いは、酸素を含む雰囲気中で紫外線光を照射してオゾンを発生させ、そのオゾン雰囲気中に非晶質構造を有する半導体層1203を晒すことによっても形成できる。

[0108]

このようにして表面に薄い酸化膜を有する非晶質構造を有する半導体層 120 3上に前記触媒元素を含有する層 1204 をスパッタ法で形成する。この層の厚さに限定はないが、 $10\sim100$ nm程度の厚さに形成すれば良い。例えば、Ni をターゲットとして、Ni 膜を形成することは有効な方法である。スパッタ法では、電界で加速された前記触媒元素から成る高エネルギー粒子の一部が基板側にも飛来し、非晶質構造を有する半導体層 1203 の表面近傍、または該半導体層表面に形成した酸化膜中に打ち込まれる。その割合はプラズマ生成条件や基板のバイアス状態によって異なるものであるが、好適には非晶質構造を有する半導体層 1203 の表面近傍や該酸化膜中に打ち込まれる触媒元素の量を $1\times10^{11}\sim1\times10^{14}$ atoms/cm 2 程度となるようにすると良い。

[0109]

その後、触媒元素を含有する層 1204 を選択的に除去する。例えば、この層がNi膜で形成されている場合には、硝酸などの溶液で除去することが可能であり、または、フッ酸を含む水溶液で処理すればNi膜と非晶質構造を有する半導体層 1203 上に形成した酸化膜を同時に除去できる。いずれにしても、非晶質構造を有する半導体層 1203 の表面近傍の触媒元素の量を $1\times10^{11}\sim1\times10^{14}$ atoms/cm 2 程度となるようにしておく。そして、図 17 (B) で示すように

3 2

、図13(B)と同様にして熱アニールによる結晶化の工程を行い、結晶質半導体層1205を得ることができる(図17(C))。

[0110]

図13または図17で作製された結晶質半導体層1105、1205から島状半導体層104~108を作製すれば、実施例1と同様にしてアクティブマトリクス基板を完成させることができる。しかし、結晶化の工程においてシリコンの結晶化を助長する触媒元素を使用した場合、島状半導体層中には微量(1×10^{17} ~ 1×10^{19} atoms/cm 3 程度)の触媒元素が残留する。勿論、そのような状態でもTFTを完成させることが可能であるが、残留する触媒元素を少なくともチャネル形成領域から除去する方がより好ましかった。この触媒元素を除去する手段の一つにリン(P)によるゲッタリング作用を利用する手段がある。

[0111]

この目的におけるリン(P)によるゲッタリング処理は、図6(A)で説明した活性化工程で同時に行うことができる。この様子を図14で説明する。ゲッタリングに必要なリン(P)の濃度は高濃度 n型不純物領域の不純物濃度と同程度でよく、活性化工程の熱アニールにより、n チャネル型TFTおよびp チャネル型TFTのチャネル形成領域から触媒元素をその濃度でリン(P)を含有する不純物領域へ偏析させることができる(図14で示す矢印の方向)。その結果その不純物領域には $1 \times 10^{17} \sim 1 \times 10^{19} a toms/cm^3$ 程度の触媒元素が偏析した。このようにして作製したTFTはオフ電流値が下がり、結晶性が良いことから高い電界効果移動度が得られ、良好な特性を達成することができる。

[0112]

[実施例5]

本実施例では実施例1で作製したアクティブマトリクス基板から、アクティブマトリクス型液晶表示装置を作製する工程を説明する。まず、図15(A)に示すように、図6(B)の状態のアクティブマトリクス基板に柱状スペーサから成るスペーサを形成する。スペーサは数μmの粒子を散布して設ける方法でも良いが、ここでは基板全面に樹脂膜を形成した後これをパターニングして形成する方法を採用した。このようなスペーサの材料に限定はないが、例えば、JSR社製

のNN700を用い、スピナーで塗布した後、露光と現像処理によって所定のパターンに形成する。さらにクリーンオーブンなどで150~200℃で加熱して硬化させる。このようにして作製されるスペーサは露光と現像処理の条件によって形状を異ならせることができるが、好ましくは、スペーサの形状は柱状で頂部が平坦な形状となるようにすると、対向側の基板を合わせたときに液晶表示パネルとしての機械的な強度を確保することができる。形状は円錐状、角錐状など特別の限定はないが、例えば円錐状としたときに具体的には、高さを1.2~5μmとし、平均半径を5~7μm、平均半径と底部の半径との比を1対1.5とする。このとき側面のテーパー角は±15°以下とする。

[0113]

スペーサの配置は任意に決定すれば良いが、好ましくは、図15(A)で示すように、画素部においては画素電極169のコンタクト部231と重ねてその部分を覆うように柱状スペーサ406を形成すると良い。コンタクト部231は平坦性が損なわれこの部分では液晶がうまく配向しなくなるので、このようにしてコンタクト部231にスペーサ用の樹脂を充填する形で柱状スペーサ406を形成することでディスクリネーションなどを防止することができる。また、駆動回路のTFT上にもスペーサ405a~405eを形成しておく。このスペーサは駆動回路部の全面に渡って形成しても良いし、図15で示すようにソース線およびドレイン線を覆うようにして設けても良い。

[0114]

その後、配向膜407を形成する。通常液晶表示素子の配向膜にはポリイミド樹脂を用る。配向膜を形成した後、ラビング処理を施して液晶分子がある一定のプレチルト角を持って配向するようにした。画素部に設けた柱状スペーサ406の端部からラビング方向に対してラビングされない領域が2μm以下となるようにした。また、ラビング処理では静電気の発生がしばしば問題となるが、駆動回路のTFT上に形成したスペーサ405a~405eにより静電気からTFTを保護する効果を得ることができる。また図では説明しないが、配向膜407を先に形成してから、スペーサ406、405a~405eを形成した構成としても良い。

[0115]

対向側の対向基板401には、遮光膜402、透明導電膜403および配向膜404を形成する。遮光膜402はTi膜、Cr膜、A1膜などを150~300nmの厚さで形成する。そして、画素部と駆動回路が形成されたアクティブマトリクス基板と対向基板とをシール剤408で貼り合わせる。シール剤408にはフィラー(図示せず)が混入されていて、このフィラーとスペーサ406、405a~405eによって均一な間隔を持って2枚の基板が貼り合わせられる。その後、両基板の間に液晶材料409を注入する。液晶材料には公知の液晶材料を用いれば良い。例えば、TN液晶の他に、電場に対して透過率が連続的に変化する電気光学応答性を示す、無しきい値反強誘電性混合液晶を用いることもできる。この無しきい値反強誘電性混合液晶には、V字型の電気光学応答特性を示すものもある。このようにして図15(B)に示すアクティブマトリクス型液晶表示装置が完成する。

[0116]

図15において画素部において設けた柱状スペーサ406は、すべての画素に対して設けても良いが、マトリクス状に配列した画素の数個から数十個おきに設けても良い。即ち、画素部を構成する画素の全数に対するスペーサの数の割合は20~100%とすることが可能である。また、駆動回路部に設けるスペーサ405a~405eはその全面を覆うように設けても良いし各TFTのソースおよびドレイン配線の位置にあわせて設けても良い。

[0117]

このようなアクティブマトリクス型液晶表示装置の構成を図16の斜視図を用いて説明する。図16においてアクティブマトリクス基板は、ガラス基板101上に形成された、画素部604と、走査信号駆動回路605と、画像信号駆動回路606とその他の信号処理回路607とで構成される。画素部604には画素TFT204と保持容量205が設けられ、画素部の周辺に設けられる駆動回路はCMOS回路を基本として構成されている。走査信号駆動回路605と画像信号駆動回路606からは、それぞれゲート線(ゲート電極と連続して形成されている場合は図6(B)の224に相当する)とソース線164が画素部604に

延在し、画素TFT204に接続している。また、フレキシブルプリント配線板 (Flexible Printed Circuit: FPC) 613が外部入力端子602に接続していて画像信号などを入力するのに用いる。FPC613は補強樹脂614によって強固に接着されている。そして接続配線603でそれぞれの駆動回路に接続している。また、対向基板401には図示していない、遮光膜や透明電極が設けられている。

[0118]

このような構成の液晶表示装置は、実施例1~3で示したアクティブマトリクス基板を用いて形成することができる。実施例1で示すアクティブマトリクス基板を用いれば反射型の液晶表示装置が得られ、実施例3で示すアクティブマトリクス基板を用いると透過型の液晶表示装置を得ることができる。

[0119]

[実施例 6]

本実施例では、実施例 1 のアクティブマトリクス基板を用いてエレクトロルミネッセンス(E L: Electro Luminescence)材料を用いた自発光型の表示パネル(以下、E L表示装置と記す)を作製する例について説明する。図 1 8 (A) は本発明を用いたE L表示パネルの上面図である。図 1 8 (A) において、1 0 は基板、1 1 は画素部、1 2 はソース側駆動回路、1 3 はゲート側駆動回路であり、それぞれの駆動回路は配線 1 4 \sim 1 6 を経てFPC 1 7 に至り、外部機器へと接続される。

[0120]

図18(B)は図18(A)のA-A'断面を表す図であり、このとき少なくとも画素部上、好ましくは駆動回路及び画素部上に対向板80を設ける。対向板80はシール材19でTFTとEL層が形成されているアクティブマトリクス基板と貼り合わされている。シール剤19にはフィラー(図示せず)が混入されていて、このフィラーによりほぼ均一な間隔を持って2枚の基板が貼り合わせられている。さらに、シール材19の外側とFPC17の上面及び周辺は封止剤81で密封する構造とする。封止剤81はシリコーン樹脂、エポキシ樹脂、フェノール樹脂、ブチルゴムなどの材料を用いる。

[0121]

このように、シール剤19によりアクティブマトリクス基板10と対向基板80とが貼り合わされると、その間には空間が形成される。その空間には充填剤83が充填される。この充填剤83は対向板80を接着する効果も合わせ持つ。充填剤83はPVC(ポリビニルクロライド)、エポキシ樹脂、シリコーン樹脂、PVB(ポリビニルブチラル)またはEVA(エチレンビニルアセテート)などを用いることができる。また、EL層は水分をはじめ湿気に弱く劣化しやすいので、この充填剤83の内部に酸化バリウムなどの乾燥剤を混入させておくと吸湿効果を保持できるので望ましい。また、EL層上に窒化シリコン膜や酸化窒化シリコン膜などで形成するパッシベーション膜82を形成し、充填剤83に含まれるアルカリ元素などによる腐蝕を防ぐ構造としていある。

[0122]

対向板80にはガラス板、アルミニウム板、ステンレス板、FRP(Fibergla ss-Reinforced Plastics)板、PVF(ポリビニルフルオライド)フィルム、マイラーフィルム(デュポン社の商品名)、ポリエステルフィルム、アクリルフィルムまたはアクリル板などを用いることができる。また、数十μmのアルミニウム箔をPVFフィルムやマイラーフィルムで挟んだ構造のシートを用い、耐湿性を高めることもできる。このようにして、EL素子は密閉された状態となり外気から遮断されている。

[0123]

また、図18(B)において基板10、下地膜21の上に駆動回路用TFT(但し、ここではnチャネル型TFTとpチャネル型TFTを組み合わせたCMOS回路を図示している。)22及び画素部用TFT23(但し、ここではEL素子への電流を制御するTFTだけ図示している。)が形成されている。これらのTFTの内特にnチャネル型TFTにははホットキャリア効果によるオン電流の低下や、Vthシフトやバイアスストレスによる特性低下を防ぐため、本実施形態で示す構成のLDD領域が設けられている。

[0124]

例えば、駆動回路用TFT22とし、図6(B)に示すpチャネル型TFT2

00、202とnチャネル型TFT201、203を用いれば良い。また、画素部用TFT23には図6(B)に示す画素TFT204またはそれと同様な構造を有するpチャネル型TFTを用いれば良い。

[0125]

図6(B)または図7(B)の状態のアクティブマトリクス基板からEL表示装置を作製するには、ソース線、ドレイン線上に樹脂材料でなる層間絶縁膜(平坦化膜)26を形成し、その上に画素部用TFT23のドレインと電気的に接続する透明導電膜でなる画素電極27を形成する。透明導電膜としては、酸化インジウムと酸化スズとの化合物(ITOと呼ばれる)または酸化インジウムと酸化亜鉛との化合物を用いることができる。そして、画素電極27を形成したら、絶縁膜28を形成し、画素電極27上に開口部を形成する。

[0126]

次に、EL層29を形成する。EL層29は公知のEL材料(正孔注入層、正 孔輸送層、発光層、電子輸送層または電子注入層)を自由に組み合わせて積層構 造または単層構造とすれば良い。どのような構造とするかは公知の技術を用いれ ば良い。また、EL材料には低分子系材料と高分子系(ポリマー系)材料がある 。低分子系材料を用いる場合は蒸着法を用いるが、高分子系材料を用いる場合に は、スピンコート法、印刷法またはインクジェット法等の簡易な方法を用いるこ とが可能である。

[0127]

EL層はシャドーマスクを用いて蒸着法、またはインクジェット法、ディスペンサー法などで形成する。いずれにしても、画素毎に波長の異なる発光が可能な発光層(赤色発光層、緑色発光層及び青色発光層)を形成することで、カラー表示が可能となる。その他にも、色変換層(CCM)とカラーフィルターを組み合わせた方式、白色発光層とカラーフィルターを組み合わせた方式があるがいずれの方法を用いても良い。勿論、単色発光のEL表示装置とすることもできる。

[0128]

E L 層 2 9 を形成したら、その上に陰極 3 0 を形成する。陰極 3 0 と E L 層 2 9 の界面に存在する水分や酸素は極力排除しておくことが望ましい。従って、真

空中でEL層29と陰極30を連続して形成するか、EL層29を不活性雰囲気で形成し、大気解放しないで真空中で陰極30を形成するといった工夫が必要である。本実施例ではマルチチャンバー方式(クラスターツール方式)の成膜装置を用いることで上述のような成膜を可能とする。

[0129]

なお、本実施例では陰極30として、LiF(フッ化リチウム)膜とA1(アルミニウム)膜の積層構造を用いる。具体的にはEL層29上に蒸着法で1nm厚のLiF(フッ化リチウム)膜を形成し、その上に300nm厚のアルミニウム膜を形成する。勿論、公知の陰極材料であるMgAg電極を用いても良い。そして陰極30は31で示される領域において配線16に接続される。配線16は陰極30に所定の電圧を与えるための電源供給線であり、異方性導電性ペースト材料32を介してFPC17に接続される。FPC17上にはさらに樹脂層80が形成され、この部分の接着強度を高めている。

[0130]

31に示された領域において陰極30と配線16とを電気的に接続するために、層間絶縁膜26及び絶縁膜28にコンタクトホールを形成する必要がある。これらは層間絶縁膜26のエッチング時(画素電極用コンタクトホールの形成時)や絶縁膜28のエッチング時(EL層形成前の開口部の形成時)に形成しておけば良い。また、絶縁膜28をエッチングする際に、層間絶縁膜26まで一括でエッチングしても良い。この場合、層間絶縁膜26と絶縁膜28が同じ樹脂材料であれば、コンタクトホールの形状を良好なものとすることができる。

[0131]

また、配線16はシーリル19と基板10との間を隙間(但し封止剤81で塞がれている。)を通ってFPC17に電気的に接続される。なお、ここでは配線16について説明したが、他の配線14、15も同様にしてシーリング材18の下を通ってFPC17に電気的に接続される。

[0132]

ここで画素部のさらに詳細な断面構造を図19に示す。図19(A)において、基板2401上に設けられたスイッチング用TFT2402は実施例1の図6

(B)の画素TFT204と同じ構造で形成される。ダブルゲート構造とすることで実質的に二つのTFTが直列された構造となり、オフ電流値を低減することができるという利点がある。なお、本実施例ではダブルゲート構造としているがトリプルゲート構造やそれ以上のゲート本数を持つマルチゲート構造でも良い。

[0133]

また、電流制御用TFT2403は図6(B)で示すnチャネル型TFT201を用いて形成する。このとき、スイッチング用TFT2402のドレイン線35は配線36によって電流制御用TFTのゲート電極37に電気的に接続されている。また、38で示される配線は、スイッチング用TFT2402のゲート電極39a、39bを電気的に接続するゲート線である。

[0134]

このとき、電流制御用TFT2403が本発明の構造であることは非常に重要な意味を持つ。電流制御用TFTはEL素子を流れる電流量を制御するための素子であるため、多くの電流が流れ、熱による劣化やホットキャリアによる劣化の危険性が高い素子でもある。そのため、電流制御用TFTにゲート電極と一部が重なるLDD領域を設けることでTFTの劣化を防ぎ、動作の安定性を高めることができる。

[0135]

また、本実施例では電流制御用TFT2403をシングルゲート構造で図示しているが、複数のTFTを直列につなげたマルチゲート構造としても良い。さらに、複数のTFTを並列につなげて実質的にチャネル形成領域を複数に分割し、熱の放射を高い効率で行えるようにした構造としても良い。このような構造は熱による劣化対策として有効である。

[0136]

スイッチング用TFT2402及び電流制御用TFT2403の上には第1パッシベーション膜41が設けられ、その上に樹脂絶縁膜でなる平坦化膜42が形成される。平坦化膜42を用いてTFTによる段差を平坦化することは非常に重要である。後に形成されるEL層は非常に薄いため、段差が存在することによって発光不良を起こす場合がある。従って、EL層をできるだけ平坦面に形成しう

るように画素電極を形成する前に平坦化しておくことが望ましい。

[0137]

また、43は反射性の高い導電膜でなる画素電極(E L素子の陰極)であり、電流制御用TFT2403のドレインに電気的に接続される。画素電極43としてはアルミニウム合金膜、銅合金膜または銀合金膜など低抵抗な導電膜またはそれらの積層膜を用いることが好ましい。勿論、他の導電膜との積層構造としても良い。また、絶縁膜(好ましくは樹脂)で形成されたバンク44a、44bにより形成された溝(画素に相当する)の中に発光層44が形成される。なお、ここでは一画素しか図示していないが、R(赤)、G(緑)、B(青)の各色に対応した発光層を作り分けても良い。発光層とする有機E L材料としてはπ共役ポリマー系材料を用いる。代表的なポリマー系材料としては、ポリパラフェニレンビニレン(PPV)系、ポリビニルカルバゾール(PVK)系、ポリフルオレン系などが挙げられる。 なお、PPV系有機E L材料としては様々な型のものがあるが、例えば「H. Shenk,H.Becker,O.Gelsen,E.Kluge,W.Kreuder,and H.Spreitzer, "Polymers for Light Emitting Diodes", Euro Display, Proceedings, 1999, p. 33-37」や特開平10-92576号公報に記載されたような材料を用いれば良い。

[0138]

具体的な発光層としては、赤色に発光する発光層にはシアノポリフェニレンビニレン、緑色に発光する発光層にはポリフェニレンビニレン、青色に発光する発光層にはポリフェニレンと用いれば良い。膜厚は30~150nm (好ましくは40~100nm) とすれば良い。但し、以上の例は発光層として用いることのできる有機EL材料の一例であって、これに限定する必要はまったくない。発光層、電荷輸送層または電荷注入層を自由に組み合わせてEL層 (発光及びそのためのキャリアの移動を行わせるための層)を形成すれば良い。例えば、本実施例ではポリマー系材料を発光層として用いる例を示したが、低分子系有機EL材料を用いても良い。また、電荷輸送層や電荷注入層として炭化珪素等の無機材料を用いることも可能である。これらの有機EL材料や無機材料は公知の材料を用いることができる。

[0139]

本実施例では発光層45の上にPEDOT (ポリチオフェン)またはPAni (ポリアニリン)でなる正孔注入層46を設けた積層構造のEL層としている。そして、正孔注入層46の上には透明導電膜でなる陽極47が設けられる。本実施例の場合、発光層45で生成された光は上面側に向かって (TFTの上方に向かって)放射されるため、陽極は透光性でなければならない。透明導電膜としては酸化インジウムと酸化スズとの化合物や酸化インジウムと酸化亜鉛との化合物を用いることができるが、耐熱性の低い発光層や正孔注入層を形成した後で形成するため、可能な限り低温で成膜できるものが好ましい。

[0140]

陽極47まで形成された時点でEL素子2405が完成する。なお、ここでいうEL素子2405は、画素電極(陰極)43、発光層45、正孔注入層46及び陽極47で形成されたコンデンサを指す。

[0141]

ところで、本実施例では、陽極47の上にさらに第2パッシベーション膜48 を設けている。第2パッシベーション膜48としては窒化珪素膜または窒化酸化 珪素膜が好ましい。この目的は、外部とEL素子とを遮断することであり、有機 EL材料の酸化による劣化を防ぐ意味と、有機EL材料からの脱ガスを抑える意 味との両方を併せ持つ。これによりEL表示装置の信頼性が高められる。

[0142]

以上のように本願発明のEL表示パネルは、オフ電流値の十分に低いスイッチング用TFTと、ホットキャリア注入に強い電流制御用TFTとを有する。従って、高い信頼性を有し、且つ、良好な画像表示が可能なEL表示パネルが得られる。

[0143]

図19(B)はEL層の構造を反転させた例を示す。電流制御用TFT260 1は図6(B)のpチャネル型TFT200を用いて形成される。作製プロセス は実施例1を参照すれば良い。本実施例では、画素電極(陽極)50として透明 導電膜を用いる。具体的には酸化インジウムと酸化亜鉛との化合物でなる導電膜 を用いる。勿論、酸化インジウムと酸化スズとの化合物でなる導電膜を用いても 良い。

[0144]

そして、絶縁膜でなるバンク51a、51bが形成された後、溶液塗布によりポリビニルカルバゾールでなる発光層52が形成される。その上にはカリウムアセチルアセトネート(acacKと表記される)でなる電子注入層53、アルミニウム合金でなる陰極54が形成される。この場合、陰極54がパッシベーション膜としても機能する。こうしてEL素子2602が形成される。本実施例の場合、発光層53で発生した光は、矢印で示されるようにTFTが形成された基板の方に向かって放射される。本実施例のような構造とする場合、電流制御用TFT2601はpチャネル型TFTで形成することが好ましい。

[0145]

尚、本実施例の構成は、実施例1~2に示したTFTの構成を自由に組み合わせて実施することが可能である。

[0146]

[実施例7]

本願発明を実施して形成されたCMOS回路や画素部は様々な電気光学装置(アクティブマトリクス型液晶ディスプレイ、アクティブマトリクス型ELディスプレイ、アクティブマトリクス型ECディスプレイ)に用いることができる。即ち、それら電気光学装置を表示部に組み込んだ電子機器全てに本願発明を実施できる。

[0147]

その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター(リア型またはフロント型)、ヘッドマウントディスプレイ(ゴーグル型ディスプレイ)、カーナビゲーション、カーステレオ、パーソナルコンピュータ、携帯情報端末(モバイルコンピュータ、携帯電話または電子書籍等)などが挙げられる。それらの一例を図20、図21、及び図22に示す。

[0148]

図20(A)はパーソナルコンピュータであり、本体2001、画像入力部2

002、表示部2003、キーボード2004等を含む。本発明を画像入力部2002、表示部2003やその他の信号制御回路に適用することができる。

[0149]

図20(B)はビデオカメラであり、本体2101、表示部2102、音声入力部2103、操作スイッチ2104、バッテリー2105、受像部2106等を含む。本発明を表示部2102やその他の信号制御回路に適用することができる。

[0150]

図20(C)はモバイルコンピュータ(モービルコンピュータ)であり、本体2201、カメラ部2202、受像部2203、操作スイッチ2204、表示部2205等を含む。本発明は表示部2205やその他の信号制御回路に適用できる。

[0151]

図20(D)は頭部取り付け型のELディスプレイの一部(右片側)であり、本体2301、信号ケーブル2302、頭部固定バンド2303、表示部2304、光学系2305、表示装置2306等を含む。本願発明は表示装置2306に用いることができる。

[0152]

図20(E)はプログラムを記録した記録媒体(以下、記録媒体と呼ぶ)を用いるプレーヤーであり、本体2401、表示部2402、スピーカ部2403、記録媒体2404、操作スイッチ2405等を含む。なお、このプレーヤーは記録媒体としてDVD(Digtial Versatile Disc)、CD等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本発明は表示部2402やその他の信号制御回路に適用することができる。

[0153]

図20(F)はデジタルカメラであり、本体2501、表示部2502、接眼部2503、操作スイッチ2504、受像部(図示しない)等を含む。本願発明を表示部2502やその他の信号制御回路に適用することができる。

[0154]

図21(A)はフロント型プロジェクターであり、投射装置2601、スクリーン2602等を含む。本発明は投射装置2601の一部を構成する液晶表示装置2808やその他の信号制御回路に適用することができる。

[0155]

ຕື

図21(B)はリア型プロジェクターであり、本体2701、投射装置2702、ミラー2703、スクリーン2704等を含む。本発明は投射装置2702の一部を構成する液晶表示装置2808やその他の信号制御回路に適用することができる。

[0156]

なお、図21 (C) は、図21 (A) 及び図21 (B) 中における投射装置2601、2702の構造の一例を示した図である。投射装置2601、2702は、光源光学系2801、ミラー2802、2804~2806、ダイクロイックミラー2803、プリズム2807、液晶表示装置2808、位相差板2809、投射光学系2810で構成される。投射光学系2810は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図21 (C) 中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、IRフィルム等の光学系を設けてもよい。

[0157]

また、図21(D)は、図21(C)中における光源光学系2801の構造の一例を示した図である。本実施例では、光源光学系2801は、リフレクター2811、光源2812、レンズアレイ2813、2814、偏光変換素子2815、集光レンズ2816で構成される。なお、図21(D)に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、IRフィルム等の光学系を設けてもよい。

[0158]

ただし、図21に示したプロジェクターにおいては、透過型の電気光学装置を 用いた場合を示しており、反射型の電気光学装置及びEL表示装置での適用例は 図示していない。

[0159]

図22(A)は携帯電話であり、本体2901、音声出力部2902、音声入力部2903、表示部2904、操作スイッチ2905、アンテナ2906等を含む。本願発明を音声出力部2902、音声入力部2903、表示部2904やその他の信号制御回路に適用することができる。

[0160]

図22(B)は携帯書籍(電子書籍)であり、本体3001、表示部3002、3003、記憶媒体3004、操作スイッチ3005、アンテナ3006等を含む。本発明は表示部3002、3003やその他の信号回路に適用することができる。

[0161]

図22(C)はディスプレイであり、本体3101、支持台3102、表示部3103等を含む。本発明は表示部3103に適用することができる。本発明のディスプレイは特に大画面化した場合において有利であり、対角10インチ以上(特に30インチ以上)のディスプレイには有利である。

[0162]

以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例1~6のどのような組み合わせからなる構成を用いても実現することができる。

[0163]

【発明の効果】

本発明により、添加される大気成分(C、N、O)の濃度を抑えつつ、微量な量($1 \times 10^{15} \sim 1 \times 10^{17}$ a t o m s / c m^3)の不純物元素、代表的にはボロンをドープすることができるため、所望のしきい値を得ることができる。また、本発明はイオンドーピング装置を用い、短時間でドーピングを行うためスループットが高い。

【図面の簡単な説明】


【図1】 80kV、5%水素希釈Bによる濃度プロファイル(C、B、H)

を示す図である。

- 【図2】 80kV、5%水素希釈Bによる濃度プロファイル(N、B、H)を示す図である。
- 【図3】 80kV、5%水素希釈Bによる濃度プロファイル(O、B、H)を示す図である。
- 【図4】 アクティブマトリクス基板の作製工程を示す図。(実施例1)
- 【図5】 アクティブマトリクス基板の作製工程を示す図。(実施例1)
- 【図6】 アクティブマトリクス基板の作製工程を示す図。(実施例1)
- 【図7】 アクティブマトリクス基板の作製工程を示す図。(実施例2)
- 【図8】 アクティブマトリクス基板の作製工程における上面を示す図。
- 【図9】 アクティブマトリクス基板の作製工程における断面構造を示す図。
- 【図10】 アクティブマトリクス基板の断面構造を示す図。(実施例1)
- 【図11】 アクティブマトリクス基板の断面構造を示す図。
- 【図12】 画素上面図を示す図。
- 【図13】 アクティブマトリクス基板の作製工程を示す図。
- 【図14】 アクティブマトリクス基板の作製工程を示す図。
- 【図15】 アクティブマトリクス型液晶表示装置の断面構造図。
- 【図16】 AM-LCDの外観を示す図。
- 【図17】 アクティブマトリクス基板の作製工程を示す図。
- 【図18】 アクティブマトリクス型EL表示装置の構成を示す図。
- 【図19】 アクティブマトリクス型EL表示装置の断面構造図。
- 【図20】 電子機器の一例を示す図。
- 【図21】 電子機器の一例を示す図。
- 【図22】 電子機器の一例を示す図。
- 【図23】 80kV、0.1%水素希釈Bによる濃度プロファイル(C、B、
- H)を示す図である。
- 【図24】 80kV、0.1%水素希釈Bによる濃度プロファイル(N、B、
- H)を示す図である。
- 【図25】 80kV、0.1%水素希釈Bによる濃度プロファイル(O、B、


特2000-012148

- H)を示す図である。
 - 【図26】 リファレンスの濃度プロファイル(H)を示す図である。
- 【図27】 リファレンスの濃度プロファイル(C)を示す図である。
- 【図28】 リファレンスの濃度プロファイル(N、O)を示す図である。
- 【図29】 30kV、5%水素希釈Bによる濃度プロファイル(B)をガウス 関数によりフィッティングした図である。





5%水素希釈 B 80kV 注入時の大気成分SIMS分析結果

【図2】




5%水素希釈 B 80kV 注入時の大気成分SIMS分析結果






5%水素希釈 B 80kV 注入時の大気成分SIMS分析結果


【図4】




【図5】




【図6】




【図7】





【図8】







【図9】






【図10】








1 0

【図11】












【図12】




【図13】




【図14】




【図15】




【図16】




【図17】




【図18】






【図19】





1 8

【図20】




【図21】








(C) 投射装置 (三板式)




【図22】










0.1%水素希釈 B 80kV 注入時の大気成分SIMS分析結果 (従来例)






0.1%水素希釈 B 80kV 注入時の大気成分SIMS分析結果 (従来例)






0.1%水素希釈 B 80kV 注入時の大気成分SIMS分析結果 (従来例)

【図26】




出証特2000-3096301

【図27】




出証特2000-3096301

【図28】



出証特2000-3096301

【図29】



	5%Bフィティング
	往
ドーズ量1	1.1224e+12
ドーズ量2	1.3183e+11
標準偏差1	227.08
標準偏差2	422.75
投影飛程1	494.37
投影飛程2	908.19
カイ2乗	0.52998
R	1

ガウス関数によるフィティング 30kV注入におけるBの投影飛程(Å) LSS計算(into Si or SiO2)

B⁺:約1000Å B₂⁺:約500Å

B 30kV 注入デプスプロファイルのガウス関数によるフィッティング

【書類名】 要約書

【要約】

【課題】 イオンドーピング装置を用いて、不純物イオンの添加量を正確に制御して半導体層にドーピングし、バラツキが少なく、良好な特性を示すTFTを備えた半導体装置を作製することを課題としている。

【解決手段】 ドーピング時に不純物イオンと同時に添加される大気成分(C、N、O)の濃度を低減させることによって、良好、且つ、安定した特性を示すTFTを備えた半導体装置を得ることができる。

【選択図】 図1

出願人履歴情報

識別番号

[000153878]

1. 変更年月日

1990年 8月17日

[変更理由]

新規登録

住 所

神奈川県厚木市長谷398番地

氏 名

株式会社半導体エネルギー研究所